(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro



(43) Internationales Veröffentlichungsdatum 31. Juli 2003 (31.07.2003)

PCT

(10) Internationale Veröffentlichungsnummer WO 03/063244 A1

21/768

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): HÜLSMANN, Axel [DE/DE]; MergeOptics GmbH, Am Borsigturm 17, 13507 Berlin (DE). PCT/DE03/00256

> (74) Anwälte: BITTNER, Thomas, L. usw.; Boehmert & Boehmert, Meinekestrasse 26, 10719 Berlin (DE).

> (81) Bestimmungsstaaten (national): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) Bestimmungsstaaten (regional): ARIPO-Patent (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW),

[Fortsetzung auf der nächsten Seite]

(51) Internationale Patentklassifikation7: H01L 23/52,

(21) Internationales Aktenzeichen: (22) Internationales Anmeldedatum:

24. Januar 2003 (24.01.2003)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch


(30) Angaben zur Priorität:

102 03 963.1 102 14 075.8 25. Januar 2002 (25.01.2002) DE DE 28. März 2002 (28.03.2002)

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): MERGEOPTICS GMBH [DE/DE]; Am Borsigturm 17, 13507 Berlin (DE).

(54) Title: INTEGRATED CIRCUIT ARRANGEMENT

(54) Bezeichnung: INTEGRIERTE SCHALTUNGSANORDNUNG



(57) Abstract: The invention relates to an integrated circuit arrangement on the basis of III/V semiconductors, which comprises at least one active component (2) and a multilayer arrangement of wiring planes. A metallized layer comprising a metal contact (4) of the at least one active component (2) is configured as one of the lower wiring planes. In this manner, metallized layers that are conventionally only used for providing the metal contacts of the components, can be integrated into the wiring of the integrated circuit arrangement.

(57) Zusammenfassung: Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung auf Basis von III/V-Halbleitern mit wenigstens einem aktiven Bauelement (2) und einer mehrlagigen Anordnung von Verdrahtungsebenen. Eine Metallisierungsschicht mit einem Metall-Kontakt (4) des wenigstens einen aktiven Bauelements (2) ist als eine untere der Verdrahtungsebenen ausgebildet. Auf diese Weise können Metallisierungsschichten, die üblicherweise lediglich zur Metallkontaktierung der Bauelemente genutzt werden, in die Verdrahtung der integrierten Schaltungsanordnung eingebunden werden.